Yadro: как школьнику спроектировать процессор на ОА
16 сентября компания Syntacore (входит в ГК Yadro) проведет лекции и мастер-класс для школьников и студентов на тему проектирования процессоров на базе открытой архитектуры RISC-V. Мероприятие состоится в технопарке «Сколково» в рамках «Школы синтеза цифровых схем» (будет работать с 14 по 16-е сентября как часть деловой программы выставки ChipEXPO-2021).
Школа соберет аудиторию продвинутых школьников старших классов и студентов младших курсов, которые хотят попробовать современные технологии проектирования микросхем в массовых устройствах. Лекции и практические занятия проведут преподаватели и специалисты ведущих технологических вузов, включая МИЭТ, ВШЭ МИЭМ, ИТМО, МФТИ и ряда других университетов и компаний.
Syntacore — ведущий разработчик процессорного IP и инструментов на базе открытой архитектуры RISC-V с 2015 года. Решения компании востребованы на рынке, уже многократно проверены в кремнии и применяются клиентами в России и за рубежом в продуктах по проектным нормам до 5нм. Благодаря участию Syntacore, будущие разработчики смогут узнать о самой многообещающей разработке последних лет – процессорах на RISC-V.
Сейчас во всем мире используются процессоры закрытых архитектур. Открытая архитектура позволит уйти от их монополии и создавать независимые аппаратные продукты. Yadro является одним из активных разработчиков на RISC-V и планирует инвестировать в создание аппаратной линейки на базе открытой архитектуры более 6 млрд руб.
RISC-V — открытый и свободный стандарт, сообщество компаний разработчиков которого насчитывает более 600 участников из 33 стран. Он поддерживает 32-, 64-, 128-битные базовые архитектуры и обеспечивает наилучшую поддержку расширяемости. Благодаря этому многие компании выбирают RISC-V для разработки продуктов, в том числе для рынков серверных и СХД решений. Их усилиями в данный момент создается универсальная открытая аппаратная экосистема, что открывает принципиально новые возможности по созданию вычислительной инфраструктуры.
Yadro и Syntacore были приглашены к участию в Школе синтеза цифровых систем по инициативе Юрия Панчула. Юрий — известный эксперт в области микропроцессорных технологий и их популяризатор из американской Juniper Networks. Он участвовал в разработке передовых микропроцессорных и графических ядер, а также сетевых микросхем, в ряде американских компаний. Кроме того, Юрий — организатор и соавтор образовательных проектов в области микроэлектроники.
Что Syntacore покажет на кэмпе?
Эксперты Syntacore выступят перед школьниками и студентами 16 сентября в рамках секции «Первый шаг в архитектуру и микроархитектуру современных процессоров». Ее модератор —Александр Романов, к.т.н., доцент Московского института электроники и математики им. А.Н. Тихонова (МИЭМ), Национальный исследовательский университет «Высшая школа экономики» (НИУ ВШЭ).
В рамках секции Никита Поляков, проектировщик микропроцессоров с архитектурой RISC-V компании Syntacore, и Станислав Жельнио, разработчик микросхем в Syntacore, прочитают две лекции.
Первая лекция «Архитектура: вид процессора с точки зрения программиста» будет посвящена ассемблеру RISC-V с одновременными упражнениями на симуляторе процессора на уровне инструкций.
Вторая лекция «Микроархитектура: вид процессора с точки зрения схемотехника» познакомит с аппаратной организацией процессора schoolRISCV в вариантах с однотактной и конвейерной микроархитектурами. Также будет проведена демонстрация синтеза процессора и запуск его на платах.
Специалисты Syntacore проведут упражнение по добавлению в процессор инструкции и верификации с помощью программного теста и измерению максимальной тактовой частоты получившегося варианта процессора. В свою очередь студенты и аспиранты участвующих компаний и университетов проведут дополнительные упражнения и помогут реализовать индивидуальные проекты учеников по изменению процессора и интеграции его с периферийными устройствами.
Источник: telecomdaily.ru